昨天，世界著名的半导体巨头三星宣布了一个大消息。
基于3纳米(nm)工艺的芯片正式量产!
在纸张参数方面，可以说实现了质的飞跃——性能暴涨30%，功耗骤降50%，面积也减少了35%。
中间的三位大咖不是普通的“盘子”，而是刚从三星华城电子园区生产线上拿下来的3 nm晶圆。
看看周围的其他队员，还挺开心的。更何况它们代表的不是剪刀，而是3纳米的“3”。
性能满满，能耗大幅下降。
说起这款首次量产的3 nm芯片，就不得不提背后的MBCFET技术。
MBCFE突破了之前FinFET的性能限制，通过降低电源电压电平来提高电源效率，同时也通过提高驱动电流能力来提升性能。
说到纳米芯片晶体管和半导体芯片的应用，这对于三星来说还是第一次。目的是实现高性能和低功耗的计算服务。最后可以应用到移动处理器上。
三星总裁兼OEM业务负责人Siyoung Choi博士表示，“我们一直发展得非常快。三星一直紧跟前沿技术，然后努力将其投入生产和应用。比如之前的第一个高K金属栅，FinFET，EUV等等。”
"现在，我们首先重新研究MBCFET . "
三星的独家技术使用了通道更宽的纳米片。与使用沟道更窄的纳米线的传统GAA技术相比，不仅提高了性能，还提高了能量效率。
不仅如此，随着3 nm GAA技术的应用，三星还可以通过调整纳米片的沟道宽度，优化功耗和性能来满足各种客户的不同需求。
此外，3纳米GAA的设计非常灵活，它只是为设计技术协同优化(DTCO)量身定制的。我们主要看芯片应用新技术后的功耗、性能、面积(PPA、功率、性能、面积)三个维度。
与5nm工艺相比，第一代3nm工艺能耗降低45%，性能提升23%，面积减少16%。
光是一代人的提升就已经是肉眼可见的了。
更不用说第二代的PPA——功耗降低50%，性能提升30%，面积减少35%，比第一代好太多了。
良品率可以吗?量产可靠吗?
在外行人看来，3 nm量产的过程可能是不可想象的，但也有分析师表达了其他观点。
来自大和资本市场的SK Kim表示，“三星能做到这一点真的很有意义。但这还不够。量产只是第一步。在你能用它生产主流芯片，比如手机CPU之前，你可能赚不了多少钱。”
其实这是有根据的。
4月份有报道称，三星基于GAA的3 nm工艺良品率仅为10%-20%之间，远低于预期。
三星需要付出更多的努力和成本来解决这个问题。
5月份又传出3 nm良品率已经解决的消息，6月初又传出已经进入实验性量产。
但有了4月份的经历，很多业内专家对三星3 nm的真实情况打了个小问号。
据报道，6月22日，市场再次传出三星3纳米芯片量产再次推迟的消息，依然是因为良品率问题。
而且三星之前也开过很多给其他大厂代工芯片的玩笑。
最搞笑的是，当时超级出圈的骁龙888，外号“大火龙”。
(图:大火龙)(图:大火龙)
当高通找到三星制造这种芯片时，它没想到三星会做得这么好。当时两者都是5nm工艺，但是三星和TSMC的5nm工艺差很多。
数据显示，三星5nm的晶体管密度仅为每平方毫米127万个晶体管，而TSMC达到了173万个。下降了46%。
搞笑，“大火龙”热到烧CPU。
可见，抛开其他不说，三星在芯片制造上总觉得几乎没有意义。
但无论如何，就3 nm工艺而言，技术归技术，该先进还是先进。
抛弃FinFET，首次采用GAA工艺
相比传统芯片采用的“FinFET”技术，三星采用的“GAAFET”技术优势明显。
“FinFET”技术在芯片上已经使用了近10年，它帮助芯片完成了从28nm工艺到5nm工艺的跨越。
相比之下，“GAAFET”的沟道四面被栅极包围，沟道电流比三面包裹的“FinFET”更平滑。这种设计进一步改善了对电流的控制，从而优化了栅极长度的减小。不仅功耗低，而且速度更快。
三星认为，使用纳米线沟道设计必须堆叠更多的线层，以增加总沟道宽度。这个过程不仅复杂，而且成本可能大于收益。
因此，三星设计了一种全新形式的GAA-MBC FET(Multi-Bridge-Channel FET)，它使用多层堆叠的纳米片来取代GAAFET中的纳米线。
“MBCFET”采用了宽度更大的片状结构，同时保留了“GAAFET”的所有优点，从而最大限度地降低了复杂度。
基于纳米的“MBCFET”具有高度可定制性，纳米宽度是定义功率和性能特性的关键指标，即纳米宽度越大，其性能越高。
因此，注重低功耗的晶体管设计可以使用更小的纳米板，而要求更高性能的晶体管设计可以使用更宽的纳米板。
现在让我们来看看TSMC老大哥此时的进展。
TSMC在3 nm工艺技术中没有选择GAA架构的晶体管，仍然采用了“FinFET”。通过重用之前成熟稳定的技术，为TSMC的产品带来更好的稳定性，同时也能更好的控制成本，实现利益最大化。
至关重要的是，这一操作可以给TSMC更多的时间来优化GAA晶体管架构。
根据TSMC在TSMC技术论坛2022上发布的数据，其仍然采用FinFET晶体管架构的3 nm工艺技术，与上一代5 nm工艺技术相比，性能将提升18%，功耗降低34%，晶体管密度提高30%。
从表中还可以看出，TSMC 2nm工艺的部分技术指标如下:与3nm的低价版工艺相比，TSMC 2nm工艺在相同功耗下性能会提升10 ~ 15%;同等性能下，TSMC 2nm工艺功耗将降低23 ~ 30%;晶体管密度只增加了10%。
这种改进的主要原因是，在晶体管架构方面，TSMC N2放弃了“FinFET”，采用了全新的纳米芯片晶体管架构，即TSMC版的“GAAFET”。
去年Digitimes显示，三星3nm工艺实现的晶体管密度约为170 MTr/mm(百万晶体管每平方毫米);TSMC早在5纳米时就将晶体管密度提高到了173微米/毫米。
此外，Wikichip在去年年中预测，TSMC 3nm工艺的晶体管密度可以达到291.21mtr/mm，在Digitimes的这个表格中看起来差不多。
如果三星的3nm工艺真的只有表中的170mtr/mm，那么这个和TSMC的差距就一目了然了!
最终，TSMC的3 nm会带来多大的“震撼”，我们拭目以待!