6月28日，国威斯尔信正式面向全球客户发布自动原型编译软件Player Pro-7(PPro-7)。 新版本为大规模芯片设计提供了有效的解决方案，具有更高的编译效率和更好的分段性能。 为高密度原型系统逻辑矩阵LX的客户提供更好的操作体验，大幅提升大规模SoC验证效率。
PPro-7解决大规模芯片设计痛点的三大优势：
对大规模SoC设计进行RTL级分割，缩短设计综合时间
提供系统级时序分析，快速估计系统性能，优化时序策略
支持SerDes TDM模式，提高工作效率
当今SoC设计规模迅速扩大，导致所需时间 供综合随着设计规模的增加而不断增加。 对于设计规模上亿门甚至数十亿门的SoC设计，如果将整个设计映射到FPGA进行设计综合，一个综合过程需要几天甚至几周的时间，因此需要划分为 RTL 级别。 做平行综合。 PPro-7可以很好的对大规模SoC设计进行RTL级别的自动分割，也可以让用户将很多编译任务分发到计算机集群进行并行编译，大大减少了设计编译时间，加快了发布速度，提高了验证 效率。 . 大规模 SoC 设计的另一个痛点是时序优化。 PPro-7提供系统级时序分析：在layout之前，工程师可以根据时序分析报告快速估计分段后的系统性能，并可以立即调整优化策略，而不是等到layout之后才发现 系统性能不达标; 布局完成后，可以分析整个系统的时序，快速找到时序关键路径，进而分析时序优化策略。 传统的 I/O 布局极大地限制了验证系统的规模。 PPro-7 的 SerDes 的 TDM 模式将级联规模增加了至少 1 倍，突破了 I/O 数量的限制。
PPro-7不仅适用于逻辑矩阵LX系列企业级高密度原型验证系统，而且是神通已出货多年、市场占有率高的核心神通逻辑系统LS，受益匪浅 很多老客户。 目前，全球已有500多家公司部署了中芯的原型验证系统，包括全球15强半导体企业6家，中国集成电路设计10强企业7家。
“在原型验证中，只有优秀的工具才能帮助我们高效完成大规模设计。原型自动编译一直是关键技术难点之一。新版自动编译软件Player Pro7可以自动和 高效完成从RTL到FPGA的映射，加快综合编译时间，提高产品的迭代速度，是我们期待已久的升级，我们会尽快关注并支持。 ，我们希望国威思尔信能够不断创新，帮助我们的产品更快上市。”