很多朋友对mistake，mis还不了解，今天小绿就为大家解答一下。
什么是MIS金属-绝缘体-半导体(简称MIS)系统？三层结构如图1所示。如果绝缘层由氧化物制成，则称为金属氧化物半导体(MOS)系统。最常见的MOS结构是在硅片上生长一层薄氧化膜，然后在上面覆盖一层铝。自20世纪60年代以来，MIS系统在技术应用和物理研究中发挥了非常特殊的作用。金属-绝缘体-半导体系统当半导体衬底接地，在金属层(通常称为栅极)上施加电压时，在半导体表面形成电荷层。以P型半导体衬底为例。当栅电压为负时，会将空穴吸引到半导体表面，在表面形成带正电荷的空穴积累层。当栅电压为正时，它不仅排斥P型半导体表面的多数载流子空穴，而且吸引少数载流子电子到半导体表面。当正栅压较低时，空穴主要被排斥形成带负电荷的耗尽层，负电荷来自离子化的受主。此时，虽然有部分电子被吸引到表面，但数量仍然很少。当正栅压超过一定阈值电压时，被吸引到表面的电子浓度迅速增加，在表面形成电子导电层，由于其载流子与体内导电类型相反，称为反型层。反型层通过耗尽层与衬底隔开，就像PN结一样，称为场致结。图2给出了对应于反型层情况的能带图。如图3所示，如果在P型衬底的MOS系统中增加两个N型区，分别称为源区(用S表示)和漏区(用D表示)，这就是N沟道MOS晶体管。当栅压低于阈值电压时，由于源区和漏区被P型区隔开，源区和漏区相当于两个背对的PN结。因此，在源漏区之间施加一定的电压时，没有明显的电流，只有少量的PN结反向电流。然而，当正栅极电压超过阈值电压时，P型Si表面上的反型层(N型层)连接源区和漏区，形成导电连通。此时，在源漏之间施加一定的电压，就会有明显的电流流过。也就是说，通过控制栅极电压的极性和值，可以实现MOS晶体管的导通或关断，由这种特性制成的MOS集成电路可以实现各种逻辑功能。MOS集成电路是目前最重要的大规模集成电路类型之一，因为它具有工艺简单、结构尺寸小、连线数量少等优点，更容易实现大规模集成。金属-绝缘体-半导体系统MIS系统实际上构成了一个电容，金属层和半导体衬底是它的两个极板。它与普通电容的区别在于电容值不是常数，所以可以引入差分电容C(V)，它是偏置电压V的函数，这种函数关系称为MIS电容的C-V特性。根据绝缘层的厚度和半导体衬底的掺杂浓度，理论上很容易计算出C-V曲线，但实际测得的C-V曲线总是偏离理想情况。这是因为在实际MIS电容器的绝缘层中经常存在各种电荷，并且在绝缘体和半导体之间的界面附近存在界面态。正因为如此，我们可以通过分析实际的C-V曲线来研究绝缘层中电荷和界面态的性质。金属-二氧化硅-硅系统是研究最多的m is结构，其中主要电荷形式有：移动离子电荷(如Na、K)、硅-二氧化硅界面固定正电荷、辐射电离陷阱和界面态。基于掩模和钝化的硅平面技术是目前最重要的半导体技术，其中Si-SiO _ 2系统成为半导体器件的基本组成部分。SiO _ 2中的电荷和Si-SiO _ 2的界面态会影响器件的参数，特别是器件的长期可靠性和稳定性。正是由于对金属-二氧化硅-硅系统的广泛研究，人们找到了减少甚至消除各种电荷态不利影响的方法，从而使金属-二氧化硅-硅系统的快速发展成为可能
特别是通过改变同一样品上的栅电压，可以使反型层中的电子浓度发生几个数量级的变化，为研究多电子效应随浓度的变化提供了实验数据。A. S .格罗夫《文献目录》，齐剑译：《半导体器件物理与工艺》，科学出版社，北京，1976年。(A.S .格罗夫，《半导体器件的物理与技术》，约翰威利父子公司，纽约，1967年。)当SiO2作为栅介质时，称为MOS器件，是最常用的器件形式。历史上也出现过以Al2O3为栅介质的MAS器件、以Si3N4为栅介质的MNS器件、以SiO2 Si3N4为栅介质的MNOS器件，统称为金属绝缘栅-半导体器件- MIS器件。当铝作为栅电极时，称为铝栅器件。当重掺杂多晶硅(Poly-Si)用作栅电极时，它被称为硅栅器件。是目前MOS器件的主流器件。栅极技术采用重掺杂多晶硅代替铝作为MOS管的栅电极，大大改善了MOS电路的特性，降低了1.1V的VTP，容易获得合适的VTN值，提高了开关速度和集成度。栅极工艺具有自对准效应，这是由于硅的耐高温特性。栅电极，更具体地说，栅电极下面的电介质层，是限制源极和漏极扩散区边界的扩散掩模，这极大地减小了与源极和漏极重叠的栅极区的米勒电容，减小了其它寄生电容，并改善了器件的频率特性。另外，源漏扩散前的栅氧化也意味着可以获得浅结。自对准多晶硅工艺自对准多晶硅工艺铝栅极工艺需要更大面积的漏极扩散区，以确保栅极金属和漏极铝引线之间的一定距离。在硅栅工艺中，覆盖源漏电极的铝引线可以与栅区重叠，因为有绝缘层将栅区与源漏电极引线隔开，从而使结面积减少30%~40%。硅栅工艺还可以提高集成度，不仅因为扩散自对准可以大大减小单元面积，还因为硅栅工艺可以使用“两层半布线”，即一层铝布线、一层重掺杂多晶硅布线和一层重掺杂扩散布线。因为多晶硅在制作扩散层的时候起到掩膜作用，扩散层无法穿过多晶硅层，所以称为两层半布线。铝栅工艺只有两层布线：一层铝布线和一层扩散层布线。硅栅工艺有两层半布线，不仅可以比铝栅减少50%的芯片面积，还增加了布线的灵活性。当然，硅栅极工艺比铝栅极工艺复杂得多，铝栅极工艺需要额外的多晶硅沉积和等离子体蚀刻工艺。而且由于表面层数多，台阶高，表面断铝，增加了光刻的难度，于是发展了以Si3N4为掩膜的局部氧化locos-局部氧化隔离(也称MOSIC的局部氧化隔离工艺)，或等平面硅栅工艺。由于其电容和漏电流较大，所以尽量少用扩散连接线，一般通过延长相应管道的源区或漏区来形成。扩散带也用于短接线。注意，扩散条不能穿过多晶硅层，这有时被称为“半层布线”。由于硼扩散的薄层电阻为30 ~ 120/，远大于磷扩散的R值，硼扩散连接引入的分布电阻更为可观。扩散连接的寄生电阻会影响输出电平是否符合标准值，同时增加充放电串联电阻会降低工作速度。因此，在CMOS电路中，当硼扩散条用作连接线时，应考虑这一点。当相对于源极的正电压VGS施加到NMOS的栅极时，栅极上的正电荷在P型衬底上感应出等量的负电荷。随着VGS的增加，基底表面的负电荷减少
此时，虽然VDS存在，但因为没有可移动的电子，所以没有明显的源漏电流。随着VGS的增加，耗尽层延伸到衬底的下部，少量电子被吸引到表面形成可移动的电子电荷。随着VGS的增加，表面积累的可移动电子的数量也在增加。此时衬底的负电荷由两部分组成：表面的电子电荷和耗尽层中的固定负电荷。如果不考虑二氧化硅层中电荷的影响，这两部分的负电荷之和等于栅极上的正电荷。当电子积累达到一定程度时，表面的半导体中的多数载流子变成电子，即与原来的P型半导体相比，具有N型半导体的导电性，称为表面反转。根据晶体管理论，当NMOS晶体管表面达到强反型时，对应的VGS值称为阈值电压VTN(n沟道晶体管的阈值电压)。此时器件的结构已经发生了变化，从左到右，由原来的n -p-n结构变为n -n-n结构，表面反型区称为沟道区。在VDS的作用下，N型源区的电子通过沟道区到达漏区，形成从漏极流向源极的漏源电流。显然，VGS值越大，表面的电子密度越高，相对沟道电阻越低，相同VDS下的漏源电流越大。当VGS大于VTN且不变时，随着VDS的增大，NMOS海峡区域的形状将逐渐发生变化。当VDS较小时，沟道区域基本上是平行于表面的矩形。当VDS增大时，VGS和VDS在漏极的VGD差逐渐减小，导致漏极的沟道区变薄。当VDS=VGS-VTN时，在漏极形成一个VGD=VGS-VDS=VTN的临界态，称为沟道夹点。设备在VDS=VGS-VTN的工作点称为临界饱和点。当接近临界状态时，随着VDS的增大，电流的变化偏离线性，NMOS晶体管的伏安特性发生弯曲。临界饱和点之前的工作区域称为非饱和区，显然，线性区是VDS很小的一段非饱和区。当VDS(VDSVGS-VTN)在一定VGS条件下增大时，漏极的导电沟道将消失，只剩下耗尽层，沟道的夹点将向源极靠近。因为耗尽层电阻比沟道电阻大得多，这种接近源极的方法实际上转移了值？l很小，漏源电压大于VGS-VTN的部分落在由耗尽层组成的一小段区域上，有效沟道区的电阻基本保持临界值。因此，当源极-漏极电压VDS增加时，电流几乎不增加，而是趋于饱和。此时，的工作区称为饱和区。左图为该状态下器件的沟道情况，右图为NMOS晶体管完整的电流-电压特性曲线。图中虚线为非饱和区和饱和区的分界线，VGSVTN的面积为截止区。事实上，因为？随着l的存在，实际的沟道长度l会缩短。对于l较大的器件，L/L比较小，对器件性能影响不大。但是对于短沟道器件，这个比例会变大，对器件的特性会有影响。器件的伏安特性在饱和区将不再是水平的直线，而是向上倾斜，即工作在饱和区的NMOS器件的电流会随着VDS的增大而增大。这种VDS下沟道长度变化的效应引起饱和区输出电流的变化，称为沟道长度调制效应。沟道长度的调制度可以用早期电压VA来衡量，它反映了饱和区输出电流曲线的翘曲程度。受沟道长度调制效应影响的NMOS伏安特性曲线如图所示。双极晶体管的输出特性曲线与MOS器件相似，但线性区正好与饱和区相反。输出cha的参数
沟道长度的调制度可以用早期电压VA来衡量，它反映了饱和区输出电流曲线的翘曲程度。
以上问题已解答完毕，如果想要了解更多内容，请关注本站